BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-175225

(43)Date of publication of application: 13.07.1993

(51)Int.CI.

H01L 21/331 H01L 29/73

H01L 29/205

(21)Application number : 03-355201

(71)Applicant: NIPPON TELEGR & TELEPH CORP

<NTT>

(22)Date of filing:

20.12.1991


(72)Inventor: YAMAHATA SHIYOUJI

IRITONO TAKUMI MATSUOKA YUTAKA

(54) MANUFACTURE OF HETERO JUNCTION BIPOLAR TRANSISTOR

(57)Abstract:

PURPOSE: To obtain a manufacturing method of an HBT of collector-up structure wherein a base resistance and a base emitter junction capacitance are reduced or an HBT of emitter-up structure wherein a base resistance and a base collector capacitance are reduced. CONSTITUTION: An NPN type HBT of collector-up structure consists of a semiconductor layer containing the following; an N-type AlGaAs emitter layer 3 on a GaAs substrate 1, a P-type GaAs base layer 4 which is formed on the layer 3 and has a band gap narrower than that of the layer 3, and an N-type GaAs collector layer 5 formed on the layer 4. When the above HBT is manufactured, a high resistance region 9 is selectively constituted in the N-type AlGaAs emitter layer 3 by implanting oxygen ions while using a first insulating film and a second insulating film side wall as masks. By an epitaxial re-growth method using a mask, the collectorup type HBT is selectively deposited and manufactured so as to be in contact with only the outer emitter layer 9 where a P-type GaAs outer base layer 10 is made highly resistive and the base layer 4.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

技術表示箇所

(19)日本国特許庁 (JP)

(51)Int.CL5

(12) 公開特許公報(A)

F I

庁内整理番号

(川)特許出組公開番号

特開平5-175225

(43)公開日 平成5年(1993)7月13日

		-74-17-0					001.02-1	
HOIL	21/331							
	29/73		7377 —4M 7377—4M					
	29/205			HOIL				
					29/72			
		•		:	審査請求	京請求	請求項の数4(全 1	2 頁)
(21)出類番号		特類平3-355201		(71)出題人	000004226			
	•				日本電	計画室計	式会社	
(22)出駐日		平成 3 年(1991)12月20日				-	内垒町一丁目 1番 6月	
(111)		,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,		(30) #0 mag			DAM INTERAC	•
		•		(72)発明者				
				1			内容町一丁目1番6号	1 8
				1	本電信8	包括探式会	会社内	
				(72)発明者	入戸野	35		
					夏京都-	FKHIX:	内容町一丁目1番6号	· =
						品格式会	• • • • • •	_
				(20) 9em ==			41111	
				(72)発明者				
					早 京都	HUMIX	为幸町一丁目1番6月	H 13
					本電信	話株式	会社内	
				(74)代理人	弁理士	玉森	久五郎	
				1				


(54)【発明の名称】 ヘテロ接合パイポーラトランジスタの製造方法

淡冽記号

(57)【要約】 (修正有)

【目的】 ベース抵抗R、及びベース・エミッタ接合容置Comの低減化されたコレクタアップ構造のHBT、またはベース抵抗及びベース・コレクタ接合容置Comの低減化されたエミッタアップ構造のHBTの製造方法を提供する。

【構成】 GaAs基板1上にn型A1GaAsエミッタ層3、その上に形成されたバンドギャップのより狭いp型GsAsベース層4、及びその上に形成されたn型GaAsコレクタ層5を含む半導体層から機成されたn型Uクタアップ構造のn-p-n型HBTを製造する際に、第1総縁競と第2総練機側壁をマスクとする酸素イオン注入により、上記n型A1GaAsエミッタ層3中に選択的に高抵抗領域9を構成する。さらに前記のマスクを用いエピタキシャル再成長法により、p型GaAs外部ベース層10を高抵抗化した外部エミッタ層9とベース層4にのみ接触するよう選択的に推論してコレクタアップ型HBTを製造する。エミッタアップ機造も同様にできる。



【特許請求の範囲】

【請求項1】 基板上に、n型の導電型を有する第1の 半導体層から成るエミッタ層、前記エミッタ層上に形成 された前記第1の半導体層よりもパンドギャップの小さ い. p型の導電型を有する第2の半導体圏から成るベー ス層、及び前記ベース層上に形成されたn型の導電型を 有する第3の半導体層から成るコレクタ層を含む半導体 屋から構成されたコレクタアップ構造のn-p-n型へ テロ接合バイポーラトランジスタにおいて、

パタニングをマスクとするエッチング処理によって、選 択的に上記算1の絶縁膜を除去する工程と、

上記パタニングされた第1の絶縁膜をマスクとするエッ チング処理によって、上記コレクタ層の一部または全部 を除去してメサ型構造を形成する工程と、

上記エッチング工程により露出したベース層またはコレ クタ層、メザ型構造を有するコレクタ層の側壁、及び上 記第1の絶縁膜の全てに渡る平面上に、第2の絶縁膜を 堆積し、反応性イオンエッチング法により上記第2の絶 緑膜を除去することで上記メザ型構造を有するコレクタ 層の側壁上の全体に渡り上記第2の絶縁膜のサイドウォ ールを形成する工程と、

上記第1の絶縁膜及び上記第2の絶縁膜サイドウォール をマスクとするエッチング処理によって、p型の導電型 を有する第2の半導体圏から成るペース圏を選択的に除 去する工程と.

上記第1の絶縁膜及び上記第2の絶縁膜サイドウォール をマスクとする酸素イオン注入によって、上記点型の導 **営型を有する第1の半導体層から成るエミッタ層中に盗** 択的に高抵抗領域を形成する工程と.

上記第1の絶練膜及び上記第2の絶練膜サイドウォール をマスクとするエピタキシャル再成長法によって、p型 の導電型を有する第4の半導体層を 上記職業イオン注 入によって高抵抗化した外部エミッタ層と上記第2の半 導体層から成るベース層にのみ連続的に接触する様に選 択的に堆積する工程とを含むことを特徴とするコレクタ アップ形へテロ接合バイボーラトランジスタの製造方 抾

【請求項2】 前記基板は半絶縁性GaAs基板であ As層、前記第2の半導体層からなるp形ペース層がG 8AS層、前記第3の半導体層からなるコレクタ層がG 8AS層、前記第1の絶縁膜及び前記第2の絶縁膜サイ ドウォールが共にシリコン窒化膜、前記第4の半導体層 からなる再成長半導体層がGaAs層である請求項1記 戯のコレクタアップ形へテロ接合バイポーラトランジス タの製造方法。

【請求項3】 基板上に、n型の導電型を有する第1の 半導体層から成るコレクタ層、前記コレクタ層上に形成

ース層、及び前記ペース層上に形成された前記第2の半 導体層よりもバンドギャップの広い。n型の導電型を有 する第3の半導体層から成るエミッタ層を含む半導体層 から構成されたエミッタアップ構造のn-p-n型ヘテ 口銭合バイポーラトランジスタにおいて、

2

特関平5-175225

上記エミッタ層上に第1の絶縁膜を維積し、形成された パタニングをマスクとするエッチング処理によって、資 択的に上記算1の絶縁膜を除去する工程と、

上記パタニングされた第1の絶縁膜をマスクとするエッ 上記コレクタ層上に第1の絶縁膜を堆積し、形成された 10 チング処理によって、上記コレクタ層の一部または全部 を除去してメサ型構造を形成する工程と、

> 上記エッチング工程により舞出したベース層またはエミ ッタ層、メサ型構造を有するエミッタ層の側壁、及び上 記第1の絶縁膜の全てに渡る平面上に、第2の絶縁膜を 堆積し、反応性イオンエッチング法により上記第2の絶 縁瞬を除去することで上記メサ型構造を有するエミッタ 圏の側壁上の全体に渡り上記第2の絶縁膜のサイドウォ 一ルを形成する工程と、

上記第1の絶繰膜及び上記第2の絶繰膜サイドウォール 20 をマスクとするエッチング処理によって、p型の導電型 を有する第2の半導体層から成るベース層を選択的に除 去する工程と

上記第1の絶縁膜及び上記第2の絶縁膜サイドウォール をマスクとする酸素イオン注入によって、上記n型の導 **電型を有する第1の半導体層から成るコレクタ層中に選** 択的に高抵抗領域を形成する工程と

上記第1の絶縁膜及び上記第2の絶縁膜サイドウォール をマスクとするエピタキシャル再成長法によって、p型 の導電型を有する第4の半導体圏を、上記職業イオン注 入によって高抵抗化した外部コレクタ層と上記第2の半 導体層から成るベース層にのみ連続的に接触する様に盗 択的に堆積する工程とを含むことを特徴とするエミッタ アップ形へテロ接合バイボーラトランジスタの製造方 抾。

【諸求項4】 前記基板は半絶縁性GaAs基板であ り、前記第1の半導体圏からなるコレクタ圏がGaAs 層、前記第2の半導体層からなるp形ベース層がGaA s層、前記第3の半導体層からなるエミッタ圏がGaA ! As層、前記第1の絶縁膜及び前記第2の絶縁膜サイ り、前記第1の半導体層からなるエミッタ層がA1Ga 40 ドウォールが共にシリコン室化膜、前記第4の半導体層 から成る再成長半導体圏がGaAs層である請求項3記 戯のエミッタアップ形へテロ接合バイポーラトランジス タの製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、超高速へテロ接合バイ ボーラトランジスタの製造方法に関し、特に、外部ベー ス層の下地層としての外部エミッタ層(もしくは外部コ レクタ層)への酸素のイオン往入による安定化した高抵 されたp型の導電型を有する第2の半導体層から成るべ 50 抗屠形成とサイドウォールマスクを用いて内部ベース層

(3)

と接して上記高抵抗屈上に外部ベース層を高速度に再成 長形成することによって、ベース抵抗R。を低減化し、 ベース・エミッタ接合容量Cat(もしくはベース・コレ クタ接合容置Coc)を低減化する点に特徴を有するコレ クタアップ (もしくはエミッタアップ) 構造のヘテロ接 台バイポーラトランジスタの製造方法に関する。

3

[0002]

【従来の技術】III - V族化合物半導体を用いたヘテロ 接合バイポーラトランジスタ (以下HBTと略す) は、 メサ型構造を有する縦型トランジスタであり、エミッタ 10 が半導体表面側に設けられたエミッタアップ構造と、コ レクタが半導体表面側に設けられたコレクタアップ推造 に分けられる。

【0003】HBTの高周波特性は、真性トランジスタ* $f_{max} = (f_T / 8\pi R_a C_{ac})^{1/4}$

【0006】HBTはメサ型構造であるためコレクタ面 箱の小さいコレクタアップの方がエミッタアップよりも ベース・コレクタ接合容量でよば小さい。特に、エミッ タアップ構造では、素子寸法が微細になるほどベース・ エミッタ接合面積に占める外部ベースの面積の割合が急 26 ベース領域へのキャリア注入を抑制することができる。 激に増加するため、ベース・コレクタ接合容量Cacを低 下させるにはコレクタアップ推進が圧倒的に有利であ

【0007】R、は真性ベースのシート抵抗、外部ベー スのシート抵抗とコレクタ抵抗で決まり、エミッタアッ プにしてもコレクタアップでも変わらない。 従って、超 高速化を図る(最高発張周波数!。。。の向上)には、ベ ース・コレクタ接合容置Cocが小さく、ベース抵抗Ro も遜色のないコレクタアップ構造の方が断然有利であ る。この点については、例えば、H. Kroesser による論 30 $\dot{\mathbf{X}}$. "HeterostructureBipolar Transistors and Inteq rated Circuits ", Proceedings of the IEEE.vol.70, No.1, pp.19 ~24 において関示されている通りであ る。これに加えて、コレクタアップ構造は、エミッタを 半導体基板側に設けることができるため、集積化や実装 上問題になる表面配線等の影響が少ないという利点も有

【0008】との様に、コレクタアップ構造は、超高速 化、高集額化に優れており、また、faceが高いことか **ちパワー用トランジスタとしても可能性を秘めている** が、前述した様にエミッタ面積がコレクタ面積よりも大 きくなってしまうため、エミッタアップ格造に較べて電 | 淺増帽率が低くなってしまう。また、外部ペース下部に 菩賛するキャリアによりベース・エミッタ接合容量C... が増大し、電流利得遮断周波数 1、が低くなる問題も生 ずる。これらの問題点を解決するためには、エミッタか ち外部ペース領域へのキャリア注入を抑制するととが第 しである。

【0009】例えば、III -V族化合物半導体によって 形成されたHBTでは、外部ベース領域のP-N接合を 50 $[0\ 0\ 1\ 1]$ この様な高抵抗領域は、プロトンや散素等

*及び外部寄生効果も含めた等価回路から理解できる。 超 高周波特性の性能指数は、電流利得遮断周波数 「、と最 高発振園波数 f ...、であるが、この内電流利得遮断園波 数1、は少数キャリアがエミッタからコレクタへ流れて いくときの遅延時間と関係があり、素子寸法の微細化が 道めば、主にエミッタ、ベース、コレクタ各層の不純物 **濃度、屈措造等で決定されるので、エミッタアップで** も、コレクタアップでもその値は構造にほとんどよらな Ls.

【0004】一方、最高発振園波数 🚛 は、(1)式 で表される様にベース抵抗R。、ベース・コレクタ接合 容量Cocに大きく依存している。

[0005]

【数1】

..... (1) ベース層下のワイドバンドギャップ半導体(エミッタ)

屋中に形成することにより、真性トランジスタ部分のへ テロP-N接合の障壁電位とワイドバンドギャップエミ ッタ中ホモP-N接合の陰壁電位の差を利用して、外部 特に、最も研究が盛んであったn-p-n型A1GaA s/GaAsHBTでは、Be, Mg, C等のアクセブ タ不純物を外部ベース上からイオン注入することにより ワイドバンドギャップAIGaAsエミッタ中にP-N 接合を形成する方法が主流であった。この点について は、例えば、K. Morrzuka、T. Mozu、K. Tsuda 及び M. Azuna らによる論文、"Collector-top GaAs/AlGaAs HeterojunctionBipolar Transistors for High-Speed Digital ICs ", Electronics Letters, vol.22, pp.315 ~316, 1986 において関示されている通りである。 【0010】 しかしながら、 AIGaAs 中にイオン注 入注で形成されたP-N接合は、エビタキシャル成長法 により形成された接合に較ペP-N接合ダイオードの性 能指数であるn値が高く、再結合電流成分が多い。この 点については、例えば、S. Yamahata, S. Adachi 及び T. Ishibashi らによる論文、"Electrical propertie s of Be ' non-Implanted Al, Ga., As p-n junctions ". J. Appl. Phys., vol.62, pp.3042 ~3046, 1987 において関示されている道りである。コレクタアップ機 40 造では、外部ベース下部のP-N接合はトランジスタ動 作時には順方向にバイアスされており、高電流を流すと この再結合電流に起因するリーク電流が増大し、トラン ジスタ特性が著しく低下する。エミッタ・ペース接合が 順方向バイアス状態下にあっても、トランジスタが正常 動作するためには、電気的に絶縁された高抵抗領域を外 部エミッタ・ベース接合中に設けることが最も有効な方 **菜である。特化、ワイドバンドギャップの高抵抗半導体** 層は、電子、正孔いずれに対しても高いヘテロ障壁が生 じており、キャリア注入は少ない。

(4)

20

の不活性ガスをイオン注入して形成する方法が実用上最 も簡便で、信頼性に優れているが、中でもAIGaAs 中では酸素イオン注入で形成した高低抗層が熱的安定性 に優れており、素子間分解に用いられる様になりつつあ る。 との点については、例えば、S.J. Pearton、M.P. Ia nnuzzi, C.L. Reynolds, Jr., 及び L. Peticolas ら による論文、" Formation of thermally stable high-r esistivity AlGaAs by oxygen implantation ", Appl. Phys. Lett., 52, pp.395 ~397 において関示されてい る消りである。

【0012】ところで、前途した様に、最高発振周波数 『acx の向上には、ベース・コレクタ接合容量Cacはも とよりベース抵抗R。の低減も重要であるが、この様な 職素イオン注入を外部ベース層を通して行うと、放射損 傷による欠陥によりベース抵抗R。が若しく増大し、正 **含なトランジスタ動作を示さなくなる。このため、酸素** イオン往入後に更にp型不純物を導入し表面濃度を高め ることが不可欠となるが、III - V族化合物半導体表面 の高速度化には乙n拡散が最も有効であることが知られ ている。実際、酸素イオン注入後に2n拡散を行えば、 かなりの程度までベース抵抗が改善され、正常なトラン ジスタ動作を示すようになる。

【0013】しかし、外部ベース部に乙n拡散を用いて 表面浪度を高めても、やはり酸素イオン注入を行ってそ の下のAIGaAs層を高抵抗化している影響のために そのベース抵抗R。の値には限界がある。また、Zn拡 散は拡散係数が他のp形ドーパントと較べて大きく、過 劉の乙nは真性トランジスタ領域へも拡散し、トランジ スタ特性を劣化させる。従って、2m拡散は必要最低限 作を達成するためには、これ拡散をなるべく用いないで 更にベース抵抗R。を低減させる必要がある。

【0014】以上の問題点を更に図面を用いて具体的に 説明する。

【9015】図では、酸素イオン注入により高低抗化し たAIGaAs外部エミッタ圏9を形成後、2n鉱散を 行った高濃度p-GaAs外部ペース層を形成した従来 の典型的なコレクタアップ構造のn-p-n型AlGa As/GaAsHBTの断面捲造図を示したものであ る。半絶縁性GaAs基板l上に、SiドーブnーGa As (Siドーピング濃度:5×101cm2) バッフ ァ屠2を0. 7μm、SiドープN-A!GaAs (S ェドーピング濃度:2×10™~3×10™cm™、A 1-As組成: 0~0.3) エミッタ層3を0.4μ m. CドープP-GaAs (Cドーピング濃度: 2.5 ×10¹⁰cm⁻¹) ベース層4を0.08μm、SiFー プn-GaAs (S ! ドーピング濃度: 5×1010~2 ×10¹⁷cm⁻⁷) コレクタ層5を0. 5μm、SiFー プルーGaAs (Sェドーピング濃度:5×1011cm ^1) キャップ層6を0.1μm、それぞれ分子線エピタ 50 かる。図8に示した従来例では、最高発展園波敷fma

キシャル成長 (MBE) 法により順次エピタキシャル成 長させたウエハを用いて、酸素イオンを加速電圧100 keVで注入し、N-AlGaAs外部エミッタ層9を 高抵抗化し、更に外部ベース上に2m拡散を550℃、 3分間関管法で行い、表面遺度を高めた。図中14は、 2n鉱散を行った領域を示している。その後、AuGe /Ni/Ti/Pt/Auのコレクタ電優11. Ti/ Pt/Au/ンアロイベース電極12. AuGe/N: /Ti/Pt/Auのエミッタ電極13を設け、プロト ン注入で素子間分離を行いトランジスタを製作した。メ サエッチング等半導体加工技術はドライエッチング法を 用いた。

【0016】図8は、図7で示した従来型コレクタアッ プHBTについて、素子サイズ2μm×10μm、コレ クタ電流密度2. 5×10 A/cm における電流科 得進断国波数 (・、最高発振国波数 (。、の破素イオン 往入ドーズ置依存性を示している。●がす。、○がす ... を衰している。

【0017】酸素イオン注入ドーズ量が増えるとN-A IGAAs外部エミッタ層9の高抵抗化が促進され、2 n鉱散を行った高濃度p-GaAs外部ペース層14へ のキャリア注入が抑制され、ベース・エミッタ間の接合 容量Catが低下することにより電流利得運断周波数 fv が増加し、酸素イオン注入ドーズ豊が 1.5×1011で ほぼり、=50GHでに飽和する。一方、最高発振周波 数f。、はこのドーズ置を越えると減少し始める。

[0018]图9は、TLM(Transmission Line Mode 1) 法で求めた酸素イオン注入。乙m拡散を行った高濃 度p-GaAs外部ペース層14のシート抵抗R、及び であることが望ましい。信頼性に富みかつより高速の動 30 コンタクト抵航率々、の酸素イオン注入ドーズ重依存性 を示している。酸素イオン注入ドーズ墨の増加に伴いシ ート抵抗R。. コンタクト抵抗率ρ。共に増大すること が一目瞭然であり、従って、図8中で示した最高発振周 波数!。。、の減少は明らかに外部ペース抵抗の増大に起 因する。酸素イオン注入を行わないでGaAs中に2n 拡散を同じ条件で行えば、シート抵抗R。は260Q/ sq程度であり、酸素イオン往入ドーズ置が最も少ない (5×10"cm") 場合でさえもシート抵抗R, は3 倍に増加する。結局、酸素イオン注入と2n拡散を用い 40 てもその高国波特性(最高発振国波数 f ...)には限界 があり、コレクタアップHBTの性能を充分引き出すに 至っていない。

> 【0019】図10は、従来型コレクタアップA1Ga As/GaAsHBTの高周波特性解析から得られた電 流利得越筋固波数!, 、ベース・コレクタ接合容量Cac の値 (素子寸法2μm×10μm) を用いて、(1)式 で計算した最高発振国波数fan、のベース抵抗R。依存 性を示している。グラフより最高発振周波数パ。。。の向 上には、ベース抵抗R。の低減が不可欠であることがわ

(5)

の最高値は40GH2程度であるので、この計算結果か 5ペース抵抗R。は、125Ω見論もることができる。 【0020】従来の酸素イオン注入によりN-A1Ga As外部エミッタ圏9を高低抗化し、Zn拡散で高濃度 p-GaAs外部ベース層を形成する方葉では、ベース 抵抗R。の低減に限界があり、高周波特性、特に最高発 振周波数 (*** の向上が望めない。 コレクタアップ構造 のHBTのボテンシャルを引き出す上でベース抵抗R。 の改善は不可欠である。同様にエミッタアップ構造の目 BTにおいても従来の外部コレクタ層への酸素イオン注 10 から成るエミッタ層 (3) 中に選択的に高抵抗領域 入による高抵抗化工程後、2n拡散で高温度p-GaA 5 外部ペース層を形成する方葉では、コレクタアップ機 造のHBTの場合と同様の問題点が生ずることも明らか である。

[0021]

【発明が解説しようとする課題】本発明の目的の1つ は、ベース抵抗R。が低減化されかつベース・エミッタ 接合容量の低減化されたコレクタアップ推進のヘテロ接 合バイポーラトランジスタの製造方法を提供することに ある.

【0022】本発明の別の目的の1つは、ベース抵抗R が低減化されかつベース・コレクタ接合容量の低減化 されたエミッタアップ構造のヘテロ接合バイボーラトラ ンジスタの製造方法を提供することにある。

[002.3]

【課題を解決するための手段】上記の目的を達成するた め本発明は、基板(1)上に、n型の製電型を有する第 1の半導体圏から成るエミッタ圏(3)、前記エミッタ 層(3)上に形成された前記第1の半導体層よりもバン 体層から成るベース層(4)、及び前記ベース層(4) 上に形成されたn型の導電型を有する第3の半導体層か **ら成るコレクタ層(5)を含む半導体層から構成された** コレクタアップ構造のn-p-n型へテロ接合バイボー ラトランジスタにおいて.

【0024】上記コレクタ層(5)上にキャップ層

(6)を介して第1の絶縁膜(7)を堆積し、バタニン グによりマスクを形成し、エッチング処理によって、盗 択的に上記第1の絶縁膜(7)を除去する工程(図1)

【0025】上記パタニングされた第1の絶縁襞(7) をマスクとするエッチング処理によって、上記コレクタ 層(5)の一部または全部を除去してメサ型構造を形成 する工程と、

【0026】上記エッチング工程により露出したベース 層(4)またはコレクタ層(5)、メサ型構造を有する コレクタ層(5)の側壁、及び上記第1の絶縁膜(7) の全てに渡る平面上に、第2の絶縁膜(8)を堆積し、 反応性イオンエッチング法により上記第2の絶縁膜

タ層(5)の側壁上の全体に渡り上記第2の絶縁膜のサ イドウォール(8)を形成する工程(図2)と、

【10027】上記算1の絶縁膜(7)及び上記第2の絶 縁騎サイドウォール (8) をマスクとするエッチング処 選によって、p型の導端型を有する第2の半導体層から 成るベース層(4)を選択的に除去する工程と.

【0028】上記第1の絶縁膜(7)及び上記第2の絶 縁騎サイドウォール (8) をマスクとする職業イオン注 入によって、上記n型の導電型を有する第1の半導体層

(9)を形成する工程(図3)と、

【0029】上記第1の絶縁膜(7)及び上記第2の絶 緑膜サイドウォール (8) をマスクとするエピタキシャ ル再成長法によって、p型の導電型を有する第4の半導 体層(10)を、上記酸素イオン注入によって高級抗化 した外部エミッタ層(9)と上記第2の半導体層から成 るベース層(4)にのみ追続的に接触する様に選択的に 堆積する工程(図4)とを含むことを特徴とするコレク タアップ形へテロ接合バイポーラトランジスタの製造方 20 法を発明の要旨とするものである。

【0030】或いはまた、本発明は上記構成において、 前記基板(1)は半絶縁性GaAs基板であり、前記第 1の半導体層からなるエミッタ層(3)がAIGaAs 層、前記第2の半導体層からなる p 形ベース層 (4)が GaAs層、解記第3の半導体層からなるコレクタ層 (5) がGaAs層、前記第1の絶縁膜(7)及び前記 第2の絶縁膜サイドウォール(8)が共にシリコン窒化 膜、顔記算4の半導体圏からなる再成長半導体圏(1 ①)がGaAs層であるコレクタアップ形へテロ接合バ ドギャップの小さい、p型の導電型を有する第2の半導 30 イポーラトランジスタの製造方法としての構成を有する ものである。

【0031】上記ペース抵抗R。に伴う問題点を解決す るためには、N-A!GaAsエミッタ層(3)を高抵 抗化するために行う酸素イオン注入の外部ベース層(1 (1) に与える影響を完全に取り除くことが必要である。 【0032】そのためには、酸素イオン往入を外部ベー ス層(4)の上から行うのではなく、予め外部ベース層 (4)をエッチング処理により取り除さ、N-A1Ga ASエミッタ層(3)を露出させた後に行う。更にその 49 酸素イオン注入により高低烷化したAIGaAsエミッ タ層 (9)上に選択再成長技術により新たに高濃度の p 形不純物をドーピングしたGaAs層(10)を埋め込

【0033】本発明のヘテロ接合バイポーラトランジス タ(HBT)の製造方法は、上記のコレクタアップ構造 に限定されるものではなく、同様の製造方法をエミッタ アップ構造のヘテロ接合バイボーラトランジスタ(HB 丁) の製造方法においても適用することができる。その 場合の本発明の構成は下記に示す通りである。即ち、図 (8)を除去することで上記メザ型構造を有するコレク 50 6を参照して、本発明は基板(1)上に、n型の導電型

を育する第1の半導体層から成るコレクタ層(5)、前 記コレクタ圏(5)上に形成されたp型の導営型を有す。 る第2の半導体層から成るベース層(4)、及び前記べ ース層(4)上に形成された前記第2の半導体層よりも バンドギャップの広い、n型の導電型を有する第3の半 禅体層から成るエミッタ層(3)を含む半導体層から機 成されたエミッタアップ構造のn-p-n型へテロ接合 バイポーラトランジスタにおいて、

【0034】上記エミッタ層(3)上にキャップ層 れたパタニングをマスクとするエッチング処理によっ て、選択的に上記算1の絶縁膜(7)を除去する工程

【0035】上記パタニングされた第1の絶縁襞(7) をマスクとするエッチング処理によって、上記エミッタ 圏(3)の一部または全部を除去してメザ型構造を形成 する工程と.

【0036】上記エッチング工程により露出したベース 層(4)またはエミッタ層(3)、メサ型構造を育する エミッタ圏(3)の側壁、及び上記第1の絶縁膜(7) の全てに渡る平面上に、第2の絶縁膜(8)を堆積し、 反応性イオンエッチング法により上記第2の絶縁膜 (8)を除去することで上記メサ型構造を有するエミッ

夕層(3)の側壁上の全体に渡り上記第2の絶縁膜のサ イドウォール(8)を形成する工程と、

【0037】上記算1の絶縁膜(7)及び上記第2の絶 |緑膜サイドウォール(8)をマスクとするエッチング処 選によって、p型の導電型を有する第2の半導体層から 成るベース層(4)を選択的に除去する工程と、

緑漿サイドウォール(8)をマスクとする酸素イオン注 入によって、上記n型の準電型を有する第1の半導体層 からなるコレクタ層(5)中に選択的に高抵抗領域 (9′) を形成するT程と

【0039】上記第1の絶縁膜(7)及び上記第2の絶 緑膜サイドウォール (8) をマスクとするエピタキシャ ル再成長法によって、p型の導電型を有する第4の半導 体層(10)を、上記職素イオン注入によって高抵抗化 した外部コレクタ層(9′)と上記第2の半導体層から なるベース層(4)にのみ迫続的に接触する機に選択的 40 に始積する工程とを含むことを特徴とするエミッタアッ プ形へテロ接合バイポーラトランジスタの製造方法とし ての構成を有するものであり、或いはまた、

【0040】前記基板 (1) は半絶縁性GaAs 基板で あり、前記第1の半導体層からなるコレクタ層(5)が GaAs層、前記第2の半導体層からなるp形ベース層 (4)がGaAs層、前記第3の半導体層からなるエミ ッタ層(3)がGaA!As層、前記第1の絶縁膜 (7)及び前記第2の絶縁膜サイドウォール(8)が共 半導体層(10)がGaAS層であるエミッタアップ形 ヘテロ接合バイポーラトランジスタの製造方法としての 構成を有するものである。

[0041]

【作用】本発明で形成される高濃度 p - G a A s 外部へ ース層(10)は、コレクタアップ構造の場合その下釶 層としてのAIGaASエミッタ層(3)を高抵抗化さ せるために行う酸素イオン注入の影響を全く受けること がなく、ベース抵抗R。が飛躍的に減少する。加えて、 (2~)を介して第1の絶練膜(7)を堆積し、形成さ 10 A1GaAsエミッタ圏(3)の高越抗化に関しては、 酸素イオン注入のドーズ量を更に増やすことにより信頼 性に優れた高抵抗層(9)を形成することが可能にな る。エミッタアップ構造の場合にはGaAsコレクタ層 (5) の高抵抗化のために行う酸素イオン注入の影響を 高濃度p-GaAs外部ベース層(10)は受けること がなく、ベース抵抗が飛躍的に減少する。同様にGaA sコレクタ層 (5) の高抵抗化に関しては、酸素イオン 往入のドーズ量を更に増やすことにより、信頼性に使れ た高抵抗層(9′)を形成できる。

> 【0042】これにより、高周波特性、信頼性に優れた コレクタアップ構造或いはエミッタアップ構造のAIG aAs/GaAsHBTを提供できるようになる。 [0043]

【実能例】以下、図面に基づき実施例について説明す る。なお、実施例はあくまでも一つの例示であって、本 発明の主旨を逸脱しない範囲で従っの変更或いは改良を 行いうることは言うまでもない。

[0044]

【実施例1】図1乃至図5は、本発明によるn-p-n 【0038】上記算1の絶繰順(7)及び上記第2の絶 30 翌コレクタアップ構造HBTの製造工程を図示したもの であり、全て素子断面措益図を示している。本実総例で は、トランジスタの結晶材料として、半絶縁性のGaA s芸板(1)上にエピタキシャル成長したAIGaAs /GaAs半導体結晶(2、3,4、5,6)を例にと って説明する。

【0045】図1は、半絶縁性GaAs基板1上にSi ドーブn-GaAs (Siドーピング遺産: 5×10** cm゚゚) バッファ屋2を0. 7μm、SェドープN-A !GaAs (Siドーピング濃度:2×107~3×1 01'cm', Al-As組成:0~0.3) エミッタ層 3を0. 4μm. CドープP-GaAs (Cドーピング 濃度: 4×1010cmつ) ベース圏4を0.05μm、 Siドープn-GaAs (Siドーピング濃度:5×1 01º~2×101′cm⁻') コレクタ層5を0. 5μm、 Siドープn-GaAs (Siドーピング濃度:5×1 01 cm2) キャップ層6を0. 1μm、それぞれ有級 金属熱分解(MOCVD) 法により順次エピタキシャル 成長させたウエハ全面にシリコン窒化膜(SinNi) 7をプラズマCVD法により堆論させた工程を示したも にシリコン塩化膜、前記第4の半導体層からなる再成長 50 のである。

12

【10046】本実施例ではCドープP-GaAsベース 層4のドーピング濃度を高めるためにMOCVD法を用 いてエピタキシャル成長を行ったが、MOMBE法を用 いることも可能である。MOMBE法は原料にガスソー スを用い、MBE法とMOCVD法の中間領域の真空度 (10⁻)Torr前後)で行うもので、ガスソースMB E法、真空MOCV D法、化学ピームエピタキシャル (CBE) 法とも呼ばれている。

11

【0047】図2は、フォトリングラフィによりパタニ ングを行い、このパタニングしたフォトレジストをマス クに上記シリコン窒化膜(SinN。膜)7をCinF。 ガスRIE及びSF。ガスRIE法によりエッチング し、更に同じマスクで図中6のSıドープn-GaAs キャップ層、及び5のコレクタ層をCl, ガスECRブ ラズマRIE法でエッチングを行い、CドープP-Ga Asベース層4を露出させた後、プラズマCVD法とC 、F、ガスRIE及びSF、ガスRIE法を用いてシリ コン窒化膜 (Si, N, 膜) サイドウォール8をコレク タメサの両側に形成する工程を示したものである。上記 シリコン窒化漿サイドウォール8の幅は0. 1μm程度 26 とした。

【0048】図3は、上記シリコン室化膜7及びシリコ ン窒化膜サイドウォール8をマスクとして、 選択エッチ ング波により、舞出しているCドープP-GaAsペー ス層4のみを除去した後、同じマスクで酸素イオン注入 を行い、SェドーブN-AIGaAs外部エミッタ層3 を高抵抗化する工程を示したものである。 ここで用いた AIGaAs/GaAs選択エッチング液は、NaOH /H.O. 孫のエッチング波である。また、酸素イオン 層3の厚さにより決められるが(A1GaAs外部エミ ッタ層9の全域に渡って高低抗化するため)、本実施例 では、100keVとした。この時の射影飛程R。は、 0.15μ m程度である。酸素イオンの注入ドーズ置は 2×101cmで、この注入条件によりAIGaAs 外部エミッタ層9は図3中9で示される様に全域に渡っ て高抵抗化される。

【り049】図4は、職素イオン注入により高抵抗化し たAIGaAS外部エミッタ層9の表面を洗浄した後、 MOMBE法により、トリメチルガリウム(TMG)、 As. を成長原斜として成長温度450~500℃でC ドープ高濃度 (正孔濃度 1×10 ** 程度) p-GaAs 外部ペース層10を酸素イオン注入により高抵抗化した AlGaAs外部エミッタ層9上に再成長させた工程を 示したものである。キャリア濃度の調剤は、TMG供給 置を一定として、AS、圧を制御することで行った。本 実施例では、再成長の方法としてMOMBE法を用いた が、MOCVD法を用いることも可能である。一般に、 再成長を行う際、成長順の維領速度は、成長面と成長面 に対し豊直をなす側壁とでは異なることが知られてお

り、本来必要のない半導体側壁への再成長を制御するこ とは難しい。本実施例では、シリコン窒化膜サイドウォ ール8でコレクタメサ部を覆っているので、半導体側壁 上に再成長順が推論することはなく、図4中再成長高濃 度p-GaAs外部ペース層10として示したように選 択的に真性ベース層4と連続して堆積することができ る。再成長時に不必要な部分への堆積を防ぐ目的でシリ コン室化膜サイドウォール8を導入したことが本発明の 特徴の一つである。本真能例では、再成長高濃度p-G a A s 外部ベース層 1 0 の厚さは 0. 1 μm とした。 【0050】図5は、再成長高濃度p-GaAs外部ペ ース層10に対してフォトリソグラフィによりパタニン グを行い、スペーサリフトオフ法を用いてTェ/Pt/ Auベース電板12を形成し、更にこのT1/Pt/A uベース電極12の丁度外側までフォトリングラフィに よりパタニングを行い (コレクタ部 (5, 6) 全体、T ェ/Pt/Auベース電板12の内側、Tェ/Pt/A uベース電極126フォトレジストでカバーされる)、 このパタニングしたフォトレジストをマスクにして、上 記再成長した高濃度p-GaAs外部ベース層10及び 酸素イオン社入により高低抗化したAIGaAs外部エ ミッタ暦9をCl、ガスECRプラズマRIE法でエッ チングし、高速度Sェドープn-GaAsバッファ層2 を露出させ、フォトリソグラフィによりパタニングを行 い、通常のリフトオフ法によりAuGe/Nェ/Tェ/ Pt/Auエミッタ電振13を形成し、この後、コレク 夕部 (5, 6) にも同様なスペーサリフトオフ法によ り、AuGe/Ni/Ti/Pt/Auコレクタ電極1 1を形成する工程を示したものである。本真施例では、 注入の加速管圧はS・FーブNーA1GaAsエミッタ 30 上述の如くベース管径)2用金属としてT・/Pt/A u. エミッタ電極13及びコレクタ電極11用金属とし てAuGe/Ni/Ti/Pt/Auを用いているが、 これらに限るものではなく、例えばベース管極12は、 Pt/Ti/Pt/Auでも可能である。 【0051】その後、アロイオーミック処理を360℃ で行い、SiO。屋間絶練膜をプラズマCVD法により 堆積させる。プロトン注入により素子間分離を行った 後、フォトリソグラフィによりパタニングし、RIE法 で各電極部(11,12、13)への開孔を行う。最後 にバッド配線を施し索子製作工程は終了する。 【0052】本発明では、外部S:ドープN-A1Ga ASエミッタ層3の高抵抗化を酸素イオン注入を用いて 行ったが、他のドーパント種のイオン注入により形成さ れた高抵抗層は、比較的高温の再成長プロセス(500 ~550℃) により容易にその効果が消滅する。酸素イ

オン以外のドーパントのイオン往入により形成された高

抵抗層は、放射損傷によるダメージに起因しており、ア

ニール温度の上昇に伴い高抵抗性が回復する傾向があ

50 ももちろん放射損傷ダメージによる高抵抗性はアニール

る。一方、AIGaAs層中に酸素イオンを注入した層

温度の上昇とともに回復するが、新たに深い準位に起因 する高抵抗性を示すようになる。この深い準位に起因す る高抵抗菌はAlGaAs中に酸素原子が含まれる場合 に特有なもので、熱的安定性に断然優れており、デバイ ス性能は基よりデバイスの信頼性の面からも有効であ る。 との点については、例えば S.J. Pearton, M.P. Ia nnuzzi, C.L. Reynolds, Jr., 及び L. Peticolas ちに よる論文、"Formation of thermally stable high-res istivity AlGaAs by oxygen implantation ", Appl. Ph ys. Lett.、52, pp.395 ~397 において関示されている 10 通りである。

13

【0053】外部エミッタ層である高抵抗AIGaAs 層(図3の9の領域に相当する層)は再成長法でも形成 可能である。図3の工程においてシリコン窒化膜7及び シリコン窒化膜サイドウォール8をマスクとして、C! 、ガスECRプラズマRIE法で外部領域のCドープP -GaAsベース圏4及びSiドープN-AlGaAs エミッタ層3を選択的にエッチングし、MOMBE法で アンドープA1GaAS外部エミッタ層9、高濃度p-に示したのと同様な構造を形成することができる。しか し、成長原料としてトリメテルアルミニウム (TM A)、トリメチルガリウム (TMG)、As。を用いて アンドープA1GaAs外部エミッタ層9を成長させた 場合メチル基のCが多量に結晶内に入り込み高低抗化が 難しい、また 比較的Cが入り込みずらいとされるトリ エチルアルミニウム (TEA) を用いても酸素イオン注 入法で達成できる様な高抵抗A!GaAs外部エミッタ 2000実現は難しい。加えて、再成長法では、アンドー プAIGaAs外部エミッタ暦9、高遠度p-GaAs 30 き、高周波特性は格段に向上することになる。 外部ペース層10の膜厚調御が難しく、簡便に高抵抗層 が形成できる酸素イオン注入法がスループットの向上、 信頼性の面から有利である。

[0054]

【実施例2】本実施例1の記載では、コレクタアップ枠 造HBTについて説明したが、本発明はエミッタアップ 機造HBTにも適用可能である。この場合は酸素イオン 往入はベース・コレクタ接合容置Cscの低減に効果があ る。図6は本発明のヘテロ接合バイボーラトランジスタ の製造方法をエミッタアップ構造HBTに適用した場合 40 の図5に対応する工程図である。本発明によるエミッタ アップ措造HBTの製造方法においても、前述の如く図 1万至図4に示した工程が同様に適用できることは明ら かである。図6に示した実施例2においても、酸素イオ ン注入により高抵抗化したGaAs外部コレクタ層91 を用いることが望ましい。これによってベース・コレク タ容量が低減されるからである。 実施例2 においても、 高濃度p-GaAs外部ベース層10は実施例1と同様 にシリコン窒化膜サイドウォール8のマスクを用いて、 **酸素イオン注入により高抵抗化したGaAs外部コレク 50 る。**

夕層10上において、CドープP-GaAsベース層と 接触してMOMBE法によりトリメチルガリウム(TM G) . As, を成長原料として成長温度450~500 ℃で再成長により形成することができる。従って、ベー ス抵抗R。が低減化され、かつベース・コレクタ接合容 置Cucの低減化されたエミッタアップ構造のHBTを形 成することができる。

14

[0055]

【発明の効果】上述した様にコレクタアップ構造AIG aAs/GaAsHBTの外部ペース領域形成におい て、本発明によれば、高濃度p-GaAs層を再成長法 で、酸素イオン注入により高抵抗化したAIGaAs層 の上に堆積させることで、酸素イオン性人の影響を受け ない極めて高速度の外部ベース層を形成することが可能 になった。また、再成長の際にコレクタメザ部の両側に シリコン窒化験のサイドウォールを設けることで、成長 条件によらず選択性が着す。これらの特徴により、ベー ス抵抗を着しく低減できる様になり、高いコレクタ電流 密度領域での電流増幅率の改善、高周波特性、特に最大 GaAs外部ベース周10の順で再成長することで図4 20 発振周波数 fook の向上。信頼性に優れたコレクタアッ プ報道AIGaAs/GaAsHBTを提供できる効果 を有する。また、本発明によればエミッタアップ構造の HBTにおいても同様に電流増幅率の改善、高周波特 性. 特に パー・・・ の向上、信頼性の向上を期待することが

> 【0056】例えば、本発明により製造したコレクタア ァプAIGaAs/GaAsHBTでは2μm×10μ mの素子寸法でベース抵抗は10Ω程度に低減され、最 大発振周波数 f ... = 140GH2と見積もることがで

> 【0057】また本発明によるHBTの製造方法によれ ば、コレクタアップ構造の素子特性が格段に改善される ため、エミッタアップ構造の案子と同時に集積化形成す ることが期待できる。即ち、本発明の製造方法はコレク タアップ構造にも、エミッタアップ構造にも適用するこ とができるため、これら2つの素子を組み合わせる論理 国路構成を有効に実現することができる。例えば、両格 造のトランジスタを集積化することにより、I'L/M TL、STL、ECL/CML相当の論理回路の性能を 大幅に改善することが期待できる。また導電型を反対に して構成するととにより、コンプリメンタリー構成の論 理回路等も構成できる。

【0058】更にまた、PINフォトダイオード、AP D等の受光素子や、LED、レーザーダイオード等の発 光素子と集積化構成することにより、光電子集積回路 (OEIC)の製造方法にも適用することができる。更 にまた、本発明によるHBTの製造方法によってこれら のHBTを並列化機成することによって超高国波高出力 のパワーバイポーラトランジスタを実現することもでき

铃鵑平5-175225

15

【図面の簡単な説明】

【図1】本発明による真施例としてのn-p-n型コレ クタアップ構造HBTの製造工程を図示したものであっ て、半絶縁性GaAs基板(1)上にn-GaAsバッ ファ層 (2) と、N-AlGaAsエミッタ層 (3) と、p-GaAsベース層(4)と、n-GaAsコレ クタ層 (5) と、n-GaAsキャップ層 (6) とを有 機金関熱分解(MOCVD) 法により順次エピタキシャ ル成長させたウエハ全面にシリコン室化膜(Si, N. 膜)(7)をプラズマCVD法により堆積させた工程図 10 である。

【図2】フォトリングラフィによりパタニングを行い、 このパタニングしたフォトレジストをマスクに上記シリ コン室化膜(7)をC、F、ガスRIE及びSF、ガス RIE法によりエッチングし、更に同じマスクで図中 (6)のSıドーブn-GaAsキャップ層、(5)の Siドープn-GaAsコレクタ層をCl, ガスECR プラズマRIE法でエッチングを行い、CドープP-G aAsベース層(4)を算出させた後、プラズマCVD 法とC、F。ガスR I E及びS F。ガスR I E法を用い 20 図である。 てシリコン窒化膜サイドウォール (8) をコレクタメサ の両側に形成する工程図である。

【図3】シリコン窒化膜(7)及びシリコン窒化漿サイ ドウォール(8)をマスクとして、選択エッチング液に より、露出しているCF-ブP-GaAsベース層のみ を除去した後、同じマスクで酸素イオン往入を行い、S ıドープN-A1GaASエミッタ層(3)を高抵抗化 してAIGaAs外部エミッタ圏(9)を形成する工程

【図4】酸素イオン注入したAIGaAs外部エミッタ 30 4 題(9)の表面を洗浄した後、MOMBE法によりCド ープ高濃度p-GaAs外部ペース層(10)をA1G aAs外部エミッタ圏(9)上に再成長させた工程図で ある。

【図5】Cドープ高濃度p-GaAs外部ベース層(1 0) にフォトリソグラフィによりパタニングを行い、ス ペーサリフトオフ法を用いてベース電極(12)を形成 し、更にこのベース電極(12)の丁度外側までフォト リソグラフィによりパタニングを行い、このパタニング したフォトレジストをマスクにして、上記再成長したC 40 1 0 再成長高濃度p-GaAs外部ベース層 ドープ高濃度p-GaAs外部ペース層(10)及び酸 素イオン注入により高抵抗化したAlGaAs外部エミ ッタ層(9)をCI、ガスECRプラズマRIE法でエ ッチングし、高遠度SェドープカーGaAsバッファ層 (2)を露出させ、フォトリングラフィによりバタニン

グを行い、通常のリフトオフ法によりエミッタ電極(1 3)を形成し、この後、コレクタ部にも同様なスペーサ リフトオフ法により、コレクタ電極(11)を形成する 工程図である。

16

【図6】本発明の別の真施例(真施例2)を示し、本発 明のヘテロ接合バイボーラトランジスタの製造方法をエ ミッタアップ報道HBTに適用した場合の図5に対応す る工程図である。

【図?】従来の典型的なn-p-n型コレクタアップ機 造AIGaAs/GaAsHBTの模式的素子断面模造 図を示す図である。

【図8】 素子寸法2 μm×10 μmの従来の典型的なコ レクタアップHBTにおける電流利得進筋固波数!

T (GH2)の最高発振周波数 fack (GH2)の酸素 イオン注入ドーズ置依存性を示す図である。 【図9】酸素イオン往入後2n拡散を行った外部ベース

に相当するCドープp型G a A s 層のTLM法から求め たシート抵抗R。(Q/sq)とコンタクト抵抗率ρ。 (Q・c m¹) の職業イオン往入ドーズ置依存性を示す

【図10】図8に示した従来型コレクタアップHBTの 高周波特性解析から得られた!、とベース・コレクタ接 台容量Cocの値を用いて、foo、のベース抵抗R

。(Q)依存性を計算した結果を示す図である。 【符号の説明】

l 半絶縁性GaAs基板

2 SıFープn-GaAsバッファ居

SıドーブnーGaAsキャップ層

3 SIFープN-AIGAASエミッタ圏

CドープP-GaAsベース層

SェドープローGaAsコレクタ層

SIドープn-GaAsキャップ層

SıドーブnーGaAsバッファ屋

7 シリコン窒化膜

8 シリコン変化雌サイドウォール

9 酸素イオン注入により高抵抗化したAIGaAs外 部エミッタ層


酸素イオン注入により高抵抗化したGaAs外部 コレクタ圏


11 AuGe/N1/Ti/Pt/Auコレクタ電極

12 Ti/Pt/Auベース電極


13 AuGe/N:/Ti/Pt/Auエミッタ電極


14 2n拡散を行った高端度p-GaAs外部ベース 7





(11)






特関平5−175225


[図9]

(12)



酸素イオン注入後2 n 拡散を行った高級度 p − G o A o 外路ペース層 (14) © T L M 決 求めたシート抵抗用 o(C / c g)と コンクタト抵抗率 o(C / c m ²) © 砂変イオン注入ドーズ量 依容性を示す図

[図10]



従来型コレクタアップHBTの 実周波特性解析から待られた f vとペース・コレクタ接合容量 C p cの 値を f n いて、f m n z のペース抵抗 R p(Q) 仮存性を 計算した 観泉を示す 図

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
 □ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
 □ FADED TEXT OR DRAWING
 □ BLURRED OR ILLEGIBLE TEXT OR DRAWING
 □ SKEWED/SLANTED IMAGES
 □ COLOR OR BLACK AND WHITE PHOTOGRAPHS
 □ GRAY SCALE DOCUMENTS
 □ LINES OR MARKS ON ORIGINAL DOCUMENT
 □ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
 □ OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.